تمرین سوم **تاریخ تحویل: ۱۵ خرداد**

۱. طراحی ضرب/تقسیم‌کننده ترتیبی[1]

هدف از این تمرین، گذر از طراحی‌های ترکیبی و ورود به مبحث مدارهای ترتیبی و ماشین‌های حالت[2] است. در این تمرین، شما باید با پیاده‌سازی واحد کنترل[3] و مسیر داده[4]، الگوریتم‌های ضرب/تقسیم ترتیبی که با چرخه ساعت [5] پیش می‌روند را اجرا کنید.

مشخصات ورودی‌ها و خروجی‌ها

ورودی‌ها:

- `Clk`: سیگنال ساعت
- `Rst`: سیگنال بازنشانی[6]
- `Start`: سیگنال شروع عملیات (روشن به مدت یک چرخه ساعت به ازای هر بار محاسبه)
- `Divide`: انتخاب میان انجام تقسیم یا ضرب
- `A`: عدد مضروب یا مقسوم (۳۲ بیت)
- `B`: عدد مضروب‌فیه یا مقسوم علیه (۳۲ بیت)

خروجی‌ها:

- `Result_Lo`: قسمت پایینی حاصل ضرب یا خارج قسمت تقسیم (۳۲ بیت)
- `Result_Hi`: قسمت بالایی حاصل ضرب یا باقیمانده تقسیم (۳۲ بیت)
- `Done`: سیگنال پایان عملیات

[1] Sequential Multiplier & Divider
[2] FSM
[3] Control Unit
[4] Datapath
[5] Clock
[6] Reset

منطق پیاده‌سازی

الف) معماری ضرب‌کننده

در این معماری، ثبات ۶۴ بیتی Product نقش کلیدی دارد. نیمه‌ی راست این ثبات در ابتدا با «مضروب‌فیه» [۷] پر می‌شود و نیمه‌ی چپ آن صفر است. الگوریتم پیاده‌سازی به صورت زیر است:

۱. **بررسی بیت کم‌ارزش:** در هر چرخه، کم‌ارزش‌ترین بیت [۸] ثبات Product بررسی می‌شود.

۲. **عملیات جمع:** اگر بیت بررسی شده یک بود، مقدار مضروب با نیمه‌ی چپ بیت‌های ۳۲ تا ۶۳ ثبات Product جمع شده و نتیجه در همان نیمه ذخیره می‌شود.

۳. **عملیات شیفت:** کل ثبات ۶۴ بیتی Product یک واحد به سمت راست شیفت داده می‌شود.

این مراحل باید دقیقاً ۳۲ بار تکرار شوند.

برای درک بهتر الگوریتم می‌توانید به شکل‌های ۱ و ۲ توجه کنید.



شکل ۱: معماری سخت‌افزاری ضرب‌کننده ترتیبی

[7] Multiplier
[8] LSB



شکل ۲: نمودار حالت (FSM) برای واحد کنترل ضرب‌کننده

ب) معماری تقسیم‌کننده

این مدار بر اساس الگوریتم «تقسیم جبرانی» [۹] عمل می‌کند. ثبات ۶۴ بیتی Remainder در ابتدا حاوی «مقسوم» [۱۰] در نیمه‌ی راست و صفر در نیمه‌ی چپ است. مراحل الگوریتم به شرح زیر است:

۱. **شیفت:** کل ثبات Remainder یک واحد به چپ شیفت داده می‌شود.
۲. **تفریق:** مقدار Divisor از نیمه‌ی چپ ثبات Remainder کم می‌شود.
۳. **بررسی علامت:**
- اگر نتیجه تفریق **منفی** شد، یعنی تفریق نباید انجام می‌شد. در این حالت باید مقدار Divisor را دوباره با نیمه‌ی چپ جمع کنید تا عمل تفریق مخرب جبران شود.
- اگر نتیجه تفریق **مثبت یا صفر** شد، تفریق لازم بوده‌است و بیت کم‌ارزش ثبات یک قرار گیرد.

۴. این مراحل باید ۳۲ بار تکرار شوند. در نهایت نیمه‌ی چپ ثبات، «باقی‌مانده» و نیمه‌ی راست، «خارج‌قسمت» خواهد بود.

برای درک بهتر می‌توانید به شکل‌های ۳ و ۴ توجه کنید.

[9] Restoring Division
[10] Dividend



شکل ۳: معماری سخت‌افزاری تقسیم‌کننده ترتیبی



شکل ۴: نمودار حالت (FSM) برای واحد کنترل تقسیم‌کننده

خروجی‌های مورد انتظار برای تحویل

- فایل طراحی مدار در محیط Logisim (نام فایل: HW3-STUDENT_ID.circ).
- گزارش کاملی از نحوه طراحی و اجرای آزمون ارائه کنید (نام گزارش: HW3-STUDENT_ID.pdf). توجه داشته باشید که نمره‌دهی تنها بر اساس نتایج همین آزمون انجام می‌شود.