

۱. طراحی ضرب/تقسیم کننده ترتیبی^۱

هدف از این تمرین، گذر از طراحی های ترکیبی و ورود به مبحث مدارهای ترتیبی و ماشین های حالت^۲ است. در این تمرین، شما باید با پیاده سازی واحد کنترل^۳ و مسیر داده^۴، الگوریتم های ضرب/تقسیم ترتیبی که با چرخه ساعت^۵ پیش می روند را اجرا کنید.

مشخصات ورودی ها و خروجی ها

ورودی ها:

- Clk: سیگنال ساعت
- Rst: سیگنال بازنشانی^۶
- Start: سیگنال شروع عملیات (روشن به مدت یک چرخه ساعت به ازای هر بار محاسبه)
- Divide: انتخاب میان انجام تقسیم یا ضرب
- A: عدد مضروب یا مقسوم (۳۲ بیت)
- B: عدد مضروب فیه یا مقسوم علیه (۳۲ بیت)

خروجی ها:

- Result_Lo: قسمت پایینی حاصل ضرب یا خارج قسمت تقسیم (۳۲ بیت)
- Result_Hi: قسمت بالایی حاصل ضرب یا باقیمانده تقسیم (۳۲ بیت)
- Done: سیگنال پایان عملیات

¹Sequential Multiplier & Divider

²FSM

³Control Unit

⁴Datapath

⁵Clock

⁶Reset

منطق پیاده‌سازی

الف) معماری ضرب‌کننده

در این معماری، ثابت ۶۴ بیتی Product نقش کلیدی دارد. نیمه‌ی راست این ثابت در ابتدا با «مضروب‌فیه»^۷ پر می‌شود و نیمه‌ی چپ آن صفر است. الگوریتم پیاده‌سازی به صورت زیر است:


۱. بررسی بیت کم‌ارزش: در هر چرخه، کم‌ارزش‌ترین بیت^۸ ثابت Product بررسی می‌شود.

۲. عملیات جمع: اگر بیت بررسی شده یک بود، مقدار مضروب با نیمه‌ی چپ بیت‌های ۳۲ تا ۶۳ ثابت Product جمع شده و نتیجه در همان نیمه ذخیره می‌شود.

۳. عملیات شیفت: کل ثابت ۶۴ بیتی Product یک واحد به سمت راست شیفت داده می‌شود.

این مراحل باید دقیقاً ۳۲ بار تکرار شوند.


برای درک بهتر الگوریتم می‌توانید به شکل‌های ۱ و ۲ توجه کنید.



شکل ۱: معماری سخت‌افزاری ضرب‌کننده ترتیبی

⁷Multiplier

⁸LSB



شکل ۲: نمودار حالت (FSM) برای واحد کنترل ضرب‌کننده

ب) معماری تقسیم‌کننده

این مدار بر اساس الگوریتم «تقسیم جبرانی»^۹ عمل می‌کند. ثبات ۶۴ بیتی Remainder در ابتدا حاوی «مقسوم»^{۱۰} در نیمه‌ی راست و صفر در نیمه‌ی چپ است. مراحل الگوریتم به شرح زیر است:

۱. شیفت: کل ثبات Remainder یک واحد به چپ شیفت داده می‌شود.

۲. تفریق: مقدار Divisor از نیمه‌ی چپ ثبات Remainder کم می‌شود.

۳. بررسی علامت:

• اگر نتیجه تفریق منفی شد، یعنی تفریق نباید انجام می‌شد. در این حالت باید مقدار Divisor را دوباره با نیمه‌ی چپ جمع کنید تا عمل تفریق مخرب جبران شود.


• اگر نتیجه تفریق مثبت یا صفر شد، تفریق لازم بوده‌است و بیت کم‌ارزش ثبات یک قرار گیرد.

۴. این مراحل باید ۳۲ بار تکرار شوند. در نهایت نیمه‌ی چپ ثبات، «باقی مانده» و نیمه‌ی راست، «خارج قسمت» خواهد بود.


برای درک بهتر می‌توانید به شکل‌های ۳ و ۴ توجه کنید.

^۹Restoring Division

^{۱۰}Dividend



شکل ۳: معماری سخت‌افزاری تقسیم‌کننده ترتیبی



شکل ۴: نمودار حالت (FSM) برای واحد کنترل تقسیم‌کننده

خروجی‌های مورد انتظار برای تحویل

- فایل طراحی مدار در محیط Logisim (نام فایل: HW3-STUDENT_ID.circ).
- گزارش کاملی از نحوه طراحی و اجرای آزمون ارائه کنید (نام گزارش: HW3-STUDENT_ID.pdf). توجه داشته باشید که نمره‌دهی تنها بر اساس نتایج همین آزمون انجام می‌شود.